Neuigkeiten    Das Projekt    Technik    RoboSpatium    Unterstützung    Stichwortverzeichnis    Download    Reaktionen    Spiele    Gadgets    Kontakt   




<<< Funktionsgenerator         Computer >>>

Logikgatter

Das Video zum Kapitel


Dateninterpretation

Wann immer Sensoren Daten sammeln, gilt es die Sensorausgabe in irgendeiner Weise zu interpretieren. Eine recht einfache Analyse wird von einem Dämmerungsschalter ausgeführt, der aus einem Photosensor und einem Schmitt-Trigger besteht. Es besteht keine Notwendigkeit den aktuellen Wert des Sensors auszulesen, vielmehr ist die Frage von Interesse, ob bereits ausreichend Umgebungslicht vorhanden ist, so dass die Lampe ausgeschaltet werden kann, um wertvolle elektrische Energie zu sparen. Andererseits sollte die Lampe immer dann eingeschaltet werden, wenn es zu dunkel zum Sehen wird. Um die Lampe noch energieeffizienter machen zu können, kann eine weitere Bedingung eingefügt werden bevor die Lampe eingeschaltet wird: Die Lampe muss nicht eingeschaltet werden, wenn sich niemand in der Nähe befindet. Ein Bewegungsmelder kann als zweiter Sensor in den Schaltkreis eingefügt werden. Die Lampe soll eingeschaltet werden, wenn es dunkel ist UND sich jemand in der Nähe befindet. Andererseits sollte die Lampe ausgeschaltet werden, wenn niemand in der Nähe ist ODER die Sonne scheint. Logikgatter werden verwendet, um ein Gerät durch mehr als nur ein auslösendes Signal zu schalten.

UND-Gatter (AND)

UND-Gatter, RDL
Abbildung 1:
Ein einfaches UND Gatter, bestehend aus zwei Dioden und einem Widerstand wurde im Kapitel zu H-Brücken verwendet:
Das Signal am Ausgang des Schaltkreises ist immer dann LOW (=Massepotential), wenn eines der beiden Eingangssignale auf LOW ist, da das Potential durch die vorwärtsgepolte Diode(n) auf Masse gezogen wird. Die Ausgabe ist HIGH, wenn beide Eingangssignale auf HIGH sind, da nun beide Dioden in Sperrrichtung geschaltet sind und das Potential am Ausgang durch den Pullup-Widerstand auf das Potential am Pluspol der Versorgungsspannung (=HIGH) gezogen wird.

ODER-Gatter (OR)

ODER-Gatter, RDL
Abbildung 2:
Die Ausgangsspannung ist auf HIGH, wenn mindestens einer der Eingänge ebenfalls auf HIGH ist. Ist keiner der Eingänge HIGH, so wird das Signal am Ausgang durch den Pulldown-Widerstand auf Masse gezogen.

Exklusives ODER-Gatter (XOR)

XOR-Gatter, RDL
Abbildung 3:
Ein XOR-Gatter implementiert die exklusiv ODER Funktion. Der Ausgang ist nur dann HIGH, wenn einer der Eingänge HIGH ist. Auf der linken Seite der Zeichnung ist Eingang A HIGH, womit D1 in Vorwärtsrichtung gepolt ist und die Drainspannung (nahezu) der Spannung am Eingang A, also der Versorgungsspannung entspricht. Eingang B ist LOW, womit D4 ebenfalls in Vorwärtsrichtung gepolt ist und somit die Gatespannung auf (nahezu) Null Volt gezogen wird. Der Transistor ist ausgeschaltet, also entspricht die Ausgangsspannung (nahezu) der Spannung an Eingang A, also der Versorgungsspannung.
Auf der rechten Seite der Zeichnung ist Eingang A LOW, während Eingang B HIGH ist. Jetzt wird die Drainspannung des Transistors über Eingang B bereitgestellt, während die Gatespannung durch Eingang A auf Masse gezogen wird.

Exklusiv ODER-Gatter (XOR), funktionsweise
Abbildung 4:
Sind beide Eingänge LOW, so sind D2 und D4 in Vorwärtsrichtung gepolt, womit die Gatespannung auf Masse gezogen wird. D1 und D3 sind in Sperrrichtung geschaltet, womit die Drain- und somit auch die Ausgangsspannung über R2 und R3 auf Masse gezogen wird.
Sind beide Eingänge HIGH, sind D2 und D4 in Sperrrichtung gepolt, die Gatespannung des Transistors wird also über R1 auf (nahezu) die Versorgungsspannung gezogen und das Bauteil wird eingeschaltet. Die sich ergebende Drain- und somit auch die Ausgangsspannung beträgt (nahezu) Null Volt.

Nicht-Gatter (NOT)

NICHT-Gatter
Abbildung 5:
Das NICHT-Gatter oder auch Komplement-Gatter ist ein einfacher Inverter. Es existiert lediglich ein Eingang und der Ausgang ist immer dann HIGH, wenn der Eingang LOW ist und umgekehrt.

NOR Gatter

NICHT ODER Gatter
Abbildung 6:

Wird der Ausgang eines ODER-Gatters invertiert, so erhält man ein NOR-Gatter (Not OR). Der Ausgang ist HIGH, wenn beide Eingänge LOW sind. Jede andere Kombination ergibt am Ausgang ein LOW-Signal.

NAND-Gatter

NICHT UND Gatter
Abbildung 7:


Wird der Ausgang eines UND-Gatters invertiert, so erhält man ein NAND-Gatter (Not AND). Das Ausgangssignal ist nur dann LOW, wenn beide Eingänge HIGH sind. Ist einer oder sind beide Eingänge LOW, so ergibt sich ein HIGH-Level am Ausgang.

Ideale gegen reale Logikgatter

Das Ausgangssignal eines idealen Logikgatters beträgt entweder Null Volt oder es entspricht der positiven Versorgungsspannung. Gleicht die Ausgangsspannung Null Volt, so nennt man diesen Zustand auch LOW, 0 oder FALSE (Falsch). Entspricht die Ausgangsspannung andererseits der positiven Versorgungsspannung, so bezeichnet man diesen Zustand als HIGH, 1 oder TRUE (Wahr). Durch die Eingänge eines idealen Logikgatters fließt kein Strom, während der Ausgangswiderstand Null ist. Die Gatterlaufzeit, also die Zeit, welche die beobachtete Größe benötigt, um ihr Ziel zu erreichen, ist Null. Es vergeht keine Zeit während das Signal von einem Eingang zum Ausgang des Logikgatters läuft.
Die oben gezeigten diskreten Logikgatter besitzen einige Nachteile:
Ist das Ausgangssignal LOW, so ist die Ausgangsspannung zumindest leicht von Null verschieden. Zum Beispiel entspricht die des UND-Gatters dem Spannungsabfall an einer in Vorwärtsrichtung gepolten Diode, also etwa 0.6V bei Siliziumdioden. Andererseits ist die Ausgangsspannung um 0.6V niedriger als die Versorgungsspannung, wenn das Ausgangssignal am OR- beziehungsweise XOR-Gatter HIGH ist.
Das UND- beziehungsweise ODER-Gatter ist passiv, der Ausgangsstrom ist also begrenzt. Der Innenwiderstand des UND-Gatters wird durch R1 verursacht, während der des ODER-Gatters vom Innenwiderstand des Eingangssignals abhängt.
Integrierte Schaltkreise sind im Vergleich zu aus diskreten Bauteilen erstellten Logikgattern zu bevorzugen und es gibt eine Vielzahl an Mikrochips zu kaufen:
Die Ausgangsspannung im Zustand logisch HIGH beziehungsweise logisch LOW ist sehr nahe an der Versorgungsspannung beziehungsweise an Null Volt. Die Differenz beträgt üblicherweise nur 0.05V und weniger.
Oft ist ein Schmitt-Trigger am Eingang, womit die Ausgangsspannung tatsächlich nur HIGH oder LOW ist und das Rauschen verringert wird.
Die Gatter arbeiten aktiv (auch die ODER- beziehungsweise UND-Gatter), womit eine große Anzahl an Gattern in Serie oder parallel geschaltet werden kann.
Der Eingangsstrom (engl. input leakage current) beträgt nur wenige μA.

Wahrheitstabelle / Schaltzeichen

Funktion Eingang Ausgang Symbol
A B IEC 60617-12 US ANSI 91-1984 DIN 40700
AND 0 0 0
1 0 0
0 1 0
1 1 1
OR 0 0 0
1 0 1
0 1 1
1 1 1
XOR 0 0 0
1 0 1
0 1 1
1 1 0
NOT 0 1
1 0
NOR 0 0 1
1 0 0
0 1 0
1 1 0
NAND 0 0 1
1 0 1
0 1 1
1 1 0


Universelle Logikgatter

Alleine mit NAND- oder alternativ auch NOR-Gattern können alle anderen Logikfunktionen aufgebaut werden. Ein NICHT-Gatter besteht dabei aus einem NOR -beziehungsweise NAND-Gatter, bei dem die beiden Eingänge miteinander verbunden sind. Die Zeichnung zeigt die Konstruktion eines NICHT, ODER, UND beziehungsweise exclusiv ODER-Gatters unter der Verwendung von NAND-Bausteinen auf der linken Seite, beziehungsweise NOR-Bausteinen auf der rechten. Ein XNOR-Gatter kann aufgebaut werden, indem ein NOT-Gatter an den Ausgang des XOR-Gatters geschaltet wird.

Schaltsymbole Logikgatter
Abbildung 8:


Logikgatter können unter der Verwendung verschiedener Schaltungstechniken mit unterschiedlichen Logik- und Versorgungsspannungen aufgebaut werden. Eine Gruppe von Logikgattern, deren Gatter identische Konstruktionsprinzipien aufweisen, bezeichnet man als Logikfamilie (engl. logic family).

Dioden-Widerstands-Logik

Dioden-Widerstands-Logik, UND / ODER Gatter
Abbildung 9:
Unter Verwendung der Dioden-Widerstands-Logik (engl. Resistor Diode Logic, RDL), können lediglich UND- beziehungsweise ODER-Gatter erstellt werden. Die Funktionsweise wurde weiter oben bereits beschrieben. Der Vorteil ist die einfache Bauweise, jedoch ist es aufgrund einer fehlenden Verstärkerstufe nahezu unmöglich mehrere RDL-Gatter miteinander zu verschalten.

Widerstands-Transistor-Logik

Widerstands-Transistor-Logik, NICHT UND Gatter
Abbildung 10:(Animation Starten)
Die Logikfamilie der Widerstands-Transitor-Logik (engl. Resistor Transistor Logic, RTL) verwendet Widerstände am Ein- und Bipolartransistoren am Ausgang. Ist einer der beiden Eingänge auf LOW, so kann der entsprechende Transistor keinen Strom leiten, der Ausgang ist auf HIGH. Die einzige Kombination, bei welcher der Ausgang auf LOW-Pegel geht, ist wenn beide Transistoren durch einen HIGH-Pegel an den Eingängen eingeschaltet werden. Es handelt sich um ein NAND-Gatter.

Widerstands-Transistor-Logik, NICHT ODER Gatter
Abbildung 11:(Animation Starten)
Das NOR-Gatter besteht aus einer Parallelschaltung von Transistoren, welche durch die Eingänge geschaltet werden.

Diode-Transistor-Logik

Diode-Transistor-Logik (DTL), NICHT UND / NICHT ODER Gatter
Abbildung 12:
Die Logikfunktionalität von DTL-Schaltungen (engl. Diode-Transistor-Logic) wird über Dioden verwirklicht, während die Signalverstärkung durch Transistoren bewirkt wird. Das Funktionsprinzip eines NAND- beziehungsweise NOR-Gatters wurde weiter oben bereits besprochen.

Transistor Transistor Logic TTL

Transistor Transistor Logic TTL, NICHT UND Gatter
Abbildung 13:(Animation Starten)
Bei TTL-Schaltungen wird sowohl die Logikfunktionalität als auch die Signalverstärkung durch Bipolartransistoren verwirklicht.
Der Ausgangswiderstand dieses einfachen NAND-Gatters hängt von dem Widerstandswert von R2 ab. Je niedriger der Widerstandswert, um so geringer ist der Ausgangswiderstand bei HIGH-Pegel, jedoch steigt damit auch der Stromfluss durch den Transistor im Zustand LOW.

TTL NAND-Gatter, Funktionsweise
Abbildung 14:(Animation Starten)
Liegt an einem Eingang LOW-Pegel an, so ist die Schaltung gleichbedeutend mit dem in der Animation rechts zu sehenden Schaltbild:
Am Emitter liegt Massepotential an und die Basis ist über Widerstand 1 mit der positiven Versorgungsspannung verbunden. Der Kollektor ist mit der Basis von Transistor 3 verbunden. Der Transistor ist eingeschaltet und somit liegt zwischen Emitter und Basis von Transistor 3 (fast) keine Spannung an, womit dieser gesperrt und das Ausgangssignal auf HIGH-Level gezogen wird.

TTL NAND-Gatter, Funktionsweise
Abbildung 15:(Animation Starten)
Liegt an dem Eingang ein HIGH-Pegel, so ist der Emitter mit der positiven Versorgungsspannung verbunden. Am Kollektor des Transistors fällt maximal eine Spannung von etwa 0.6V ab, da die Emitter-Basis-Strecke von Transistor 3 ab diesem Wert leitend wird. Als Ersatzschaltbild ergibt sich ein im inversen Modus betriebener Transistor, durch dessen Basis über Widerstand 1 ein Strom fließt. Der durch die Basis von Transistor 1 fließende Strom bewirkt zweierlei:
Zum einen fließt dieser auch durch die Basis von Transistor 3 und zum anderen schaltet dieser die Kollektor-Emitter-Strecke von Transistor 1 in den leitenden Modus. Beide Effekte bewirken, dass Transistor 3 "eingeschaltet" wird und somit das Ausgangssignal auf LOW-Pegel geht. Wie im Video zu den Eigenschaften von Bipolartransistoren gezeigt, ist der Stromverstärkungsfaktor bei Betrieb im inversen Modus wesentlich kleiner als im normalen Modus. Andernfalls würde der Eingangsstrom stark ansteigen und Transistor 3 durch eine zu hohe Basisspannung und somit einen zu hohen Basisstrom zerstört.

TTL NAND-Gatter, Multiemitter-Transistor
Abbildung 16:
Bei dem oben beschriebenen TTL NAND-Gatter sind die Pins von Basis und Kollektor der beiden Transistoren verbunden. Um eine kompaktere Bauform auf der Chipfläche eines ICs zu erzielen, werden hier sogenannte Multiemitter-Transistoren (engl. multiple-emitter-transistor) verwendet. Diese speziellen Bipolartransistoren verfügen über gemeinsame Kollektor- beziehungsweise Basis-Bereiche mit unabhängigen Emitterbereichen. Der Kollektorstrom wird nur dann unterbrochen, wenn an allen Emittern logisch HIGH anliegt, womit diese Transistoren die logische UND-Operation durchführen.

TTL NAND-Gatter mit Verstärkerstufe
Abbildung 17:(Animation Starten)
Das Problem des hohen Ausgangswiderstandes kann durch Hinzufügen einer push-pull-Verstärkerstufe gelöst werden:
Ist T1 "ausgeschaltet", so ist T2 "eingeschaltet", wodurch T4 aktiviert und der Ausgang auf LOW gesteuert wird. Das Potential an der Basis von T3 ist nur geringfügig höher (circa 0.2V) als das an der Basis von T4. Um T3 zuverlässig "ausschalten" zu können, wird eine Diode zwischen dem Kollektor von T4 und dem Emitter von T3 eingefügt. Somit beträgt das Potential am Emitter von T3 jetzt etwa 0.8V (0.6V + 0.2V), womit die sich ergebende Basisspannung deutlich unter 0.6V liegt.
Ist T1 "eingeschaltet", so sind T2 und T4 "ausgeschaltet" und T3 arbeitet jetzt als Spannungsfolger, wodurch am Ausgang ein HIGH-Pegel anliegt.
Wird der Widerstand von T3 und der in Vorwärtsrichtung gepolten Diode vernachlässigt, so hängt der minimale Ausgangswiderstand des Gatters von R4 ab, der R2 in der einfachen Schaltung entspricht. Der Vorteil des "push-pull" Verstärkers liegt darin, dass auch bei einem niedrigen Widerstandswert von R4 (fast) kein Strom durch den Zweig bestehend aus R4, T4, der Diode und T3 fließt; weder bei HIGH-Pegel (und keiner angeschlossenen Last) noch bei Anliegen des LOW-Pegels am Ausgang. R4 begrenzt auch den Strom im Übergangszustand während T3, T4 und die Diode leitend sind (shoot through) oder im Falle eines Kurzschlusses bei Anliegen des HIGH-Pegels am Ausgang.
Die Verstärkerstufe wird auch als Totem-Pole-Schaltung bezeichnet. Ein Nachteil der Schaltung besteht darin, dass die Ausgangsspannung beim Anliegen von logisch HIGH niedriger ausfällt, da ein Teil der Versorgungsspannung an der Emitter-Kollektor-Strecke von T3 beziehungsweise an der in Vorwärtsrichtung gepolten Diode abfällt.

TTL NOR-Gatter mit Verstärkerstufe
Abbildung 18:(Animation Starten)
TTL NOR-Gatter mit Totem-Pole Ausgang und zwei Eingängen:
D1 und D2 verhindern negative Spannungen an den Eingängen des Schaltkreises.

CMOS-Logik

CMOS-Logik, NICHT UND-Gatter
Abbildung 19:(Animation Starten)
Schaltplan eines NAND-Gatters in CMOS-Logik (engl. Complementary Metal-Oxide-Semiconductor):
Sind Eingang A und B auf HIGH-Pegel, so leitet keiner der beiden p-Kanal-MOSFETs (T1 und T2), jedoch beide n-Kanal-MOSFETs (T3 und T4), womit eine leitfähige Verbindung zwischen Masse und dem Ausgang besteht, dieser ist auf LOW-Pegel.
Ist einer der beiden Eingänge auf LOW, so ist einer der beiden p-Kanal-MOSFETs leitend, während einer der beiden n-Kanal-MOSFETs sperrt. Es besteht somit eine leitfähige Verbindung zwischen dem Ausgang und der positiven Versorgungsspannung und es liegt ein HIGH-Pegel am Ausgang an. Sind beide Eingänge auf LOW-Pegel, sind damit die beiden n-Kanal-MOSFETS "ausgeschaltet", während beide p-Kanal-MOSFETs "eingeschaltet" sind. Erneut besteht eine leitende Verbindung zwischen Ausgang und positiver Versorgungsspannung, während keiner der n-Kanal-MOSFETs zwischen Ausgang und Masse leitet.

CMOS-Logik, NICHT ODER-Gatter
Abbildung 20:(Animation Starten)
Schaltplan eines NOR-Gatters in CMOS-Logik:
Die Funktionsweise ist ähnlich der des NAND-Gatters. Jeder der beiden Eingänge ist mit dem Gate eines n-Kanal- und eines p-Kanal-MOSFETs verbunden. Im Gegensatz zum NAND-Gatter sind die beiden n-Kanal-MOSFETs parallel, die p-Kanal-MOSFETs jedoch in Reihe zueinander geschaltet.


<<< Funktionsgenerator         Computer >>>


Neuigkeiten    Das Projekt    Technik    RoboSpatium    Unterstützung    Stichwortverzeichnis    Archiv    Download    Reaktionen    Spiele    Verweise    Gadgets    Kontakt    Impressum   





Twitter YouTube Hackaday Patreon TPO